序号

接口类型

接口名称

接口来源

1

FPGA2_CLK

外部信号源供时钟

2

配置接口

F3PROGRAM

Prog指示信号

3

F3DONE

Done指示信号

4

F3CCLK

Cclk全局时钟

5

F3INIT

Init指示信号

6

F3CS_B

CS片选信号

7

F3RDWR_B

RDWR读写控制信号

8

F3D0

8 bit SelectMAP数据信号

9

F3D1

10

F3D2

11

F3D3

12

F3D4

13

F3D5

14

F3D6

15

F3D7

16

F3D8

17~46

单端IO (组别1)

F2_F3_SIG_1~F2_F3_SIG_30

30根单端信号

47~66

差分IO

F2_F3_DIFF_P10

F2_F3_DIFF_N10

~

F2_F3_DIFF_P1

F2_F3_DIFF_N1

10对差分信号

67~74

普通IO

F2_ACTEL_1~F2_ACTEL_8